一个笔试题目请教

xuduo6845 · 发表于 2009-10-5 15:31:03

您需要登录才可以下载或查看，没有账号？注册

x

有一个A/D模块。一个模拟输入，产生一个16bit的数字输出。需要计算第t（t>=8）个时钟前8个输出的平均值。问需要多少的时序逻辑单元和组合逻辑单元？

syncom · 发表于 2009-10-9 14:23:44

如果t為己知:
16 bit adder x1,
19 bit register x1,

ccwan · 发表于 2009-10-9 14:31:33

每个时钟都要输出么
那至少16*8个register跑不掉的呀

ccwan · 发表于 2009-10-9 14:33:30

组合逻辑么就是一个加法器和一个减法器了。bit_width = 16 + 3 (8 个 )

41dean · 发表于 2009-10-10 09:53:45

2个加法器，16*2个FF

layow · 发表于 2009-10-10 13:36:43

不考虑timing的话，7个16位的ff和7个adder是避免不了的，至于加法器位数，看你要的平均值精度要求了。

MOSFET · 发表于 2009-10-10 17:20:34

有点AGC的味道
加法器+用来保存中间结果的寄存器。

mafan88 · 发表于 2009-10-12 20:24:02

5# 41dean
大哥，，，，两个FF怎么可能够用，如果每个时钟都输出平均值的话最少要用7个FF,7个ADD

abcdzigbee · 发表于 2009-10-18 18:53:22

具体是如何计算的，高手能否解释一下

usb_geek · 发表于 2009-10-18 21:32:04

需要保留一个上次8个连续数的和，加上新进来的，再减去最老的那个。
S(n)=x(n) + x(n-1) + ... x(n-7)
S(n+1) = x(n+1) + S(n) - x(n-7)

站长推荐 /1