设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 问：VHDL和Vverlog可不可以混合编程
返回列表 发新帖
查看: 2525|回复: 1

问：VHDL和Vverlog可不可以混合编程

[复制链接]
showting
发表于 2004-7-31 08:26:02 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
VHDL和Vverlog可不可以混合编程？用Vverlog作一个模块，然后在VHDL程序里调用，这样行吗？？？
编程, 程序

相关帖子
回复

举报

老扁
发表于 2004-7-31 13:42:18 | 显示全部楼层

问：VHDL和Vverlog可不可以混合编程

基本可以的，但两者之间有的接口类型不匹配，可能需要自己写HDL来转换
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-21 17:22 , Processed in 0.028845 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表