在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4978|回复: 6

在0.13下使用多个反相器延迟最小

[复制链接]
发表于 2009-9-13 19:55:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在0.13下使用多个反相器串联,怎样设计使延迟最小?只要延迟最小就可以,本人是新手,谢谢!
发表于 2009-10-26 21:02:56 | 显示全部楼层
同问,想知道.13能达到的最小门延迟是多少啊
发表于 2009-10-26 21:08:26 | 显示全部楼层
先确定最后一级带负载的大小 。让每级反相器的尺寸 按一定比例逐级增大。
一般数字CMOS电路设计的书里都有讲的。
发表于 2009-10-26 21:14:38 | 显示全部楼层
1.GIF
发表于 2012-2-10 16:43:26 | 显示全部楼层
学习之。。。。。。。。
发表于 2012-2-10 23:02:43 | 显示全部楼层
实际中却不是这个比例
发表于 2012-2-11 21:31:50 | 显示全部楼层
4楼正解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 11:30 , Processed in 0.021359 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表