在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8288|回复: 13

systemverilog 如何如何debug?

[复制链接]
发表于 2009-8-5 17:08:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用的是cadence 的ncverilog或irun仿真,可是systemverilog中的类或结构没法察看信号(除非打印出来),也不能用verdi察看。有经验的能告诉下一般是如何debug的么?谢先。
发表于 2009-8-5 22:49:00 | 显示全部楼层
帮助楼主顶下!
 楼主| 发表于 2009-8-6 17:33:01 | 显示全部楼层
没人回答啊? 还是大家都太忙了?
发表于 2009-8-8 11:12:33 | 显示全部楼层
学习一下
发表于 2009-8-13 14:52:27 | 显示全部楼层
xuexiyixia a ,hehe
发表于 2009-8-13 16:53:32 | 显示全部楼层
这个目前没有好办法,只有两个笨办法,当然,虽然笨但有效:
一个是楼主提到的打印;另一个是单步调试。

VCS最新beta版本(0912)可以用DVE查看transaction的波形,他们的FAE来推了几回了,我还没试过,不知道怎么样。如果好用,估计将来Cadence也会出这样的功能。
发表于 2009-8-22 13:25:30 | 显示全部楼层
感觉90%以上的DEBUG都可以用打印LOG的方式搞定,实在搞不定就用DVE单步跑,不过我很讨厌DVE,感觉特别麻烦,不得已才有的。
发表于 2012-3-8 10:43:13 | 显示全部楼层
请高手回答!
发表于 2012-3-8 11:28:12 | 显示全部楼层
我也来学学,帮助楼主顶一下
发表于 2012-3-23 09:54:32 | 显示全部楼层



基本上就是看waveform和print log,从来没用过单步。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:12 , Processed in 0.022598 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表