在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: floatnebula

systemverilog 如何如何debug?

[复制链接]
发表于 2012-3-23 13:51:28 | 显示全部楼层
单步跑是没得办法的时候的选择。。。
发表于 2018-11-11 16:07:19 | 显示全部楼层
不到万不得已确实不会用单步调试,但是我这里看波形有一个周期多出了不必要的transaction,看log是在是看不出来怎么多出来的这一步,这个时候只能单步调试了
发表于 2020-6-13 16:31:47 | 显示全部楼层
我也有这种困惑,DVE的单步调试可以,调试systemVerilog吗?
发表于 2020-6-23 18:50:22 | 显示全部楼层
DVE可以看到class,struct仿真时刻的值,可以采用单步调试
当然打印时最常用的方法
还可以把sv的变量拉到interface上去,可以直接看到波形
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:47 , Processed in 0.015043 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表