设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FFT核和AD多通道采集的Verilog HDL实现源程序 ...

1 ... 3 4 5 6 789 10 11 12 ... 14 / 14 页下一页

发新帖

楼主: 072081108

FFT核和AD多通道采集的Verilog HDL实现源程序

发表于 2011-4-29 19:21:19 | 显示全部楼层

have a look

回复支持反对

发表于 2011-5-1 12:25:58 | 显示全部楼层

good
thanks

回复支持反对

发表于 2011-5-6 11:13:56 | 显示全部楼层

回复支持反对

发表于 2011-5-6 12:01:24 | 显示全部楼层

thanks

回复支持反对

发表于 2011-5-6 17:26:17 | 显示全部楼层

Thanks a lot !!!!!!!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-7-10 12:43:56 | 显示全部楼层

好东西，支持~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-7-10 21:47:07 | 显示全部楼层

多谢楼主了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-7-31 18:36:39 | 显示全部楼层

这个分数有点高呀！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-7-31 20:15:10 | 显示全部楼层

楼主你是不是在板子上实现过？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-12-2 10:03:25 | 显示全部楼层

谢谢楼主的分享

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 14 / 14 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 17:28 , Processed in 0.021968 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表