请问大家都是用什么方法仿真PLL的fractional spur的？

xinshuiren · 发表于 2011-9-26 23:35:50

学习学习

shikaicool · 发表于 2011-9-27 10:18:32

THANKS

hou891029 · 发表于 2013-10-17 20:05:54

很好的资料，值得学习

lindis · 发表于 2013-10-19 11:24:18

学习了~~~

hzx85337856 · 发表于 2016-3-15 23:36:26

回复 18# cqmyg5

您好，那我问下，如果用digital去做sdm的话，那spur这个东西还用考虑吗？

fwutsairlin · 发表于 2016-6-25 13:34:01

THANK YOU

fwutsairlin · 发表于 2016-6-25 13:39:09

THANK YOU

xuzhongqiang · 发表于 2016-6-25 14:43:23

学习学习

luckybreeze123 · 发表于 2016-6-25 15:26:17

分数杂散性能真不好仿真，如果你SDM加入dither之后，按道理是smooth掉了，但是由于VCO的频率在Fref的分数倍处，如果耦合到PFD CP电源就会产生分数spur，这种耦合很难估计的，我的建议是近可能保证版图的隔离效果，做出来的performance都不会太差的，我以前做的2G/3G，400KHz分数杂散都在-65dBc

jjuncico · 发表于 2017-1-12 16:22:29

回复 8# vikinglan

gooooooooood

请问大家都是用什么方法仿真PLL的fractional spur的？

站长推荐 /1