在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: davison7

RFIC layout需要注意哪些小細節?

[复制链接]
发表于 2010-1-7 16:52:14 | 显示全部楼层
主要取决于库。一般的遵守相关的版图设计原则,没有那么多影响的。比如说模块之间隔离50um还是60um有多大意义呢?多流几次片,掌握个度就OK了。
回复 支持 反对

使用道具 举报

发表于 2010-1-9 21:22:55 | 显示全部楼层
我也想知道啊
回复 支持 反对

使用道具 举报

发表于 2010-1-10 21:13:35 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2010-1-10 23:08:24 | 显示全部楼层
楼上说的很多,大多数foundry的PDK中的RF device的layout是不允许你改的,否则LVS是不pass的。如果你实力够强的话,可以自己建模型。

还有一点是,在90nm一下的node中,版图设计对电路影响巨大,而且很多的版图设计经验都不太适用了,包括matching什么的。
回复 支持 反对

使用道具 举报

发表于 2010-1-11 14:40:29 | 显示全部楼层
都是以模拟为基础的把,如果模拟的知识用不上的话,那如何画呢?
回复 支持 反对

使用道具 举报

发表于 2010-1-12 22:10:00 | 显示全部楼层
好大的命题
哈哈
回复 支持 反对

使用道具 举报

发表于 2010-1-14 21:54:36 | 显示全部楼层
have a look
回复 支持 反对

使用道具 举报

发表于 2010-1-15 22:34:26 | 显示全部楼层
对头,一般设计的时候是厂家会给出具体的参数,设计中只需要采用其中的参数进行建模就可以进行仿真和设计了
回复 支持 反对

使用道具 举报

发表于 2010-1-16 00:35:17 | 显示全部楼层
确实不懂啊
回复 支持 反对

使用道具 举报

发表于 2010-1-16 22:53:57 | 显示全部楼层
沙发,谢谢LZ
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-7 13:58 , Processed in 0.015531 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表