设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 三星和MT的SD卡verilog与VHDL完整模型

1 2 3 4 5 678 9 / 9 页下一页

发新帖

楼主: okokoklclclc

三星和MT的SD卡verilog与VHDL完整模型

发表于 2010-4-21 23:25:32 | 显示全部楼层

自己先顶一个

回复支持反对

发表于 2010-4-22 00:03:57 | 显示全部楼层

谢谢楼主分享~~

回复支持反对

发表于 2010-4-23 16:09:35 | 显示全部楼层

看看来看看

回复支持反对

发表于 2010-4-25 22:37:51 | 显示全部楼层

這是SDR SDRAM 而不是SD card的資料
pookey 发表于 2009-6-18 08:47

登录/注册后可看大图

噢！关注拉！！！！！！！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-27 22:09:30 | 显示全部楼层

很好的参考。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-7-22 20:42:22 | 显示全部楼层

verilog 仿真模型

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-7-22 20:46:46 | 显示全部楼层

verilog 仿真模型

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-7-22 21:35:49 | 显示全部楼层

收下了，谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-8-26 13:43:21 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-9-3 15:05:42 | 显示全部楼层

lol谢谢楼主

回复支持反对

1 2 3 4 5 678 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-26 09:03 , Processed in 0.025833 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表