EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SoC Design Flow(synopsys)

1 ... 2 3 4 5 6 7 8 910 / 10 页

楼主: yelse

SoC Design Flow(synopsys)

[复制链接]

peanut_cake

发表于 2021-8-13 15:04:01 | 显示全部楼层

顶顶顶顶顶顶顶顶

回复支持反对

always_posedge

发表于 2023-5-14 23:32:24 | 显示全部楼层

GOO BOOK I LOVE SNYP

EETOP创芯人才网职位发布入口

回复支持反对

dreamfly123123

发表于 2023-5-15 10:42:47 | 显示全部楼层

感谢

回复支持反对

xingerzh

发表于 2023-5-15 17:37:46 | 显示全部楼层

感谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

zp251105939zp

发表于 2024-4-30 17:12:54 | 显示全部楼层

Thanks for your sharing!

EETOP创芯人才网简历投递入口

回复支持反对

binnq

发表于 2024-5-8 11:24:57 | 显示全部楼层

感谢

EETOP创芯人才网职位发布入口

回复支持反对

binnq

发表于 2024-5-9 10:48:59 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

1 ... 2 3 4 5 6 7 8 910 / 10 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2025-1-7 16:20 , Processed in 0.018748 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

SoC Design Flow(synopsys)

站长推荐 /2