在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: pj635kcs

基于cadence virtuoso:CMOS单元电路版图提取分析-东南大学

[复制链接]
发表于 2009-8-5 19:15:43 | 显示全部楼层
发表于 2009-8-11 20:53:05 | 显示全部楼层
98,谢谢楼主的资料12
发表于 2009-8-15 09:22:10 | 显示全部楼层
不错 正想看看
发表于 2009-8-21 16:48:48 | 显示全部楼层
1Synthesizing OpenSPARC Design in
发表于 2009-8-21 18:49:52 | 显示全部楼层
XX1LZ
发表于 2009-8-22 11:32:12 | 显示全部楼层
正好需要。谢谢分享
发表于 2009-8-25 10:37:28 | 显示全部楼层

thanks

thanks
发表于 2009-8-25 10:40:32 | 显示全部楼层
thanks
发表于 2009-9-10 15:29:37 | 显示全部楼层
支持支持,好东西
发表于 2009-9-10 16:25:00 | 显示全部楼层
好东西,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 01:45 , Processed in 0.020223 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表