在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 18509|回复: 108

基于cadence virtuoso:CMOS单元电路版图提取分析-东南大学

[复制链接]
发表于 2009-5-23 10:47:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
CMOS单元电路版图提取分析

[ 本帖最后由 pj635kcs 于 2009-5-24 15:47 编辑 ]

CMOS单元电路版图提取分析.rar

1.76 MB, 下载次数: 1141 , 下载积分: 资产 -2 信元, 下载支出 2 信元

CMOS单元电路版图提取分析

发表于 2009-5-23 20:46:11 | 显示全部楼层
是什行工具提取的?
发表于 2009-5-23 20:50:12 | 显示全部楼层
学习下
发表于 2009-5-24 21:13:04 | 显示全部楼层
感謝大大分享,寶貴的資料  最近會用到~~   ,下載看看...............
发表于 2009-6-4 10:33:41 | 显示全部楼层
喔,谢谢楼主分享。
发表于 2009-6-14 23:58:33 | 显示全部楼层
:)
发表于 2009-7-20 16:05:01 | 显示全部楼层
正需要,好东西啊
发表于 2009-7-31 21:02:06 | 显示全部楼层
87,正在学习中,下载学习了1
发表于 2009-8-1 19:36:41 | 显示全部楼层
不错,支持一下。
发表于 2009-8-3 17:04:41 | 显示全部楼层

看看有用没

谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 01:40 , Processed in 0.028166 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表