在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9958|回复: 23

请教: PLL divider

[复制链接]
发表于 2009-5-18 17:47:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教:
设计一个900MHz PLL, 0.18um工艺, 发现用普通的数字触发器也可完成反馈分频。反馈分频用普通的数字触发器设计好,还是用模拟(CML)触发器来完成分频,哪个特性更好?

谢谢
发表于 2009-5-23 02:24:51 | 显示全部楼层
900M用普通dff也可以吗?有点怀疑。但是比较一下功耗,应该有结论
发表于 2009-5-26 17:14:39 | 显示全部楼层
有待高手解决
发表于 2009-5-30 06:41:29 | 显示全部楼层
Normal digital stuff is OK!
头像被屏蔽
发表于 2009-6-4 22:15:56 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-7-1 21:14:33 | 显示全部楼层
应该没有人直接用数字单元库的D触发器做分频,最好还是使用CML结构
发表于 2009-8-9 21:06:50 | 显示全部楼层
900MHz的输入频率可以直接使用TSPC结构,网上有很多该结构的文章;
不过如果频率再高些,对杂散要求较高的话,最好使用CML的结构。
发表于 2009-8-10 00:23:52 | 显示全部楼层
不要使用CML结构,电流大
发表于 2009-8-12 00:01:51 | 显示全部楼层
关注,顶!
发表于 2009-8-15 02:23:37 | 显示全部楼层
采用CML的话考虑到电流的变化了没呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 23:10 , Processed in 0.057022 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表