设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 设计与验证-Verilog HDL(PDF)

1 ... 41 42 43 44 45 46 47 4849 / 49 页

返回列表发新帖

楼主: scallion

设计与验证-Verilog HDL(PDF)

发表于 2023-9-16 01:20:34 | 显示全部楼层

感谢分享

回复支持反对

使用道具举报

发表于 2023-9-23 11:13:24 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

大佬带带我

发表于 2023-11-3 19:18:45 | 显示全部楼层

顶顶顶！！！

回复支持反对

使用道具举报

发表于 2025-3-3 17:03:50 | 显示全部楼层

正好需要

回复支持反对

使用道具举报

发表于 2025-3-3 17:06:06 | 显示全部楼层

嗯确实不错
嗯难得的中文经典

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 ... 41 42 43 44 45 46 47 4849 / 49 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-17 00:28 , Processed in 0.013761 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表