时序分析的常用概念

jerome555

1、Clock Setup Time (tsu)：所谓时钟建立时间就是指时钟到达前，数据和使能已经准备好的最小时间间隔。

Altera的tsu定义如下：tsu = Data Delay – Clock Delay + Micro tsu

Micro tsu：指的是一个触发器内部的建立时间，它是触发器的固有属性，一般典型值小于1~2ns。在Altera的Micro tsu为setup时间，用Tsetup表示，请大家区分一下。

2、Clock Hold Time (tH)：时钟保持时间是只能保证有效时钟沿正确采用的数据和使能信号的最小稳定时间。定义的公式为：tH= Clock Delay – Data Delay + Micro tH

3、Clock-to-Output Delay（tco）：这个时间指的是当时钟有效沿变化后，将数据推到同步时序路径的输出端的最小时间间隔。tco ＝ Clock Delay + Micro tco + Data Delay

4、Pin to Pin Delay （tpd）：tpd指输入管脚通过纯组合逻辑到达输出管脚这段路径的延时，特别需要说明的是，要求输入到输出之间只有组合逻辑，才是tpd延时。

5、Slack：是表示设计是否满足时序的一个称谓，正的slack表示满足时序（时序的余量），负的slack表示不满足时序（时序的欠缺量）。
                   Slack = Required clock period – Actual clock period
                   Slack = Slack clock period – (Micro tCO+ Data Delay + Micro tSU)

6、Clock Skew：指一个同源时钟到达两个不同的寄存器时钟端的时间偏移。

lcl6000

常用概念

jekky888888

解释的挺清楚！！

wangee

顶！！！！！！！！！

coolwall

这几天这看着玩意了

niumingchao

很好,很常用的基本概念,顶起来

Frankie666

最最基本的概念,如果做FPGA/CPLD的人连这个都不知道，实在说不过去了

fangda

解释的相当清楚了

wlongfly

基本知识