在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4514|回复: 4

请教FPGA的LVDS问题

[复制链接]
发表于 2009-5-4 17:53:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Altera的芯片说可以在片内实现电平转化,问题是我发现Cyclone芯片内部有那个LVDS的收发器,但不会用!我想将一块FPGA里的8位并行数据通过altlvds_tx转化为LVDS信号,并通过FPGA的LVDS管脚送出去到另外一块FPGA,在第二块FPGA内用altlvds_rx解串,但现在这两个模块不会使用,仿真出错请问如何才能实现那?急需请教各位帮忙解决一下!!多谢!
发表于 2010-4-16 11:52:13 | 显示全部楼层
期待高手的出现,我也在弄这个,搞不明白。
发表于 2010-8-31 16:29:15 | 显示全部楼层
高手在哪里啊!
发表于 2012-5-7 22:56:33 | 显示全部楼层
我也不懂,虚心求高手指导!
发表于 2012-5-10 17:22:51 | 显示全部楼层
还想问问,这个lvds能用异步方式实现么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 07:28 , Processed in 0.018087 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表