设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Standard Verilog Hardware Description Language

123 4 5 / 5 页下一页

返回列表发新帖

楼主: wadezhu

IEEE Standard Verilog Hardware Description Language

发表于 2010-9-19 14:35:05 | 显示全部楼层

正收集中

回复支持反对

使用道具举报

发表于 2010-10-7 13:15:10 | 显示全部楼层

下载下来看看，谢谢提供！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-10-29 10:16:49 | 显示全部楼层

I request IEEE Std 1364-2001

回复支持反对

使用道具举报

发表于 2010-10-31 01:03:41 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2010-11-16 10:56:34 | 显示全部楼层

asdfasdfasdfasdf

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-10-22 20:42:03 | 显示全部楼层

geili顶了~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-10-22 21:29:33 | 显示全部楼层

2009是最新的，不过从1364改道1800了。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-9-23 20:55:12 | 显示全部楼层

挺好的，值得看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-10-10 13:28:57 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-10-18 22:28:49 | 显示全部楼层

很好啊谢谢啊

回复支持反对

使用道具举报

123 4 5 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 14:20 , Processed in 0.934053 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表