设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Standard Verilog Hardware Description Language

1 234 5 / 5 页下一页

返回列表发新帖

楼主: wadezhu

IEEE Standard Verilog Hardware Description Language

发表于 2012-12-8 21:24:55 | 显示全部楼层

感谢楼主分享，但是我觉得好像少了最后的几十页，那是按字母排序的索引……

回复支持反对

使用道具举报

发表于 2013-1-7 09:49:27 | 显示全部楼层

thanks for your sharing.

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-1-7 10:05:38 | 显示全部楼层

下了，谢谢！

回复支持反对

使用道具举报

发表于 2013-1-14 00:30:54 | 显示全部楼层

找了好久的好东西

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-2-5 15:27:02 | 显示全部楼层

thanks!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-2-25 14:45:48 | 显示全部楼层

juedui de 好资料

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-6-17 10:51:37 | 显示全部楼层

不错，急需。谢谢楼主。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-9-7 13:13:24 | 显示全部楼层

bucuo

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

一起去的啦

发表于 2014-9-8 13:13:04 | 显示全部楼层

权威参考

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-9-18 10:18:41 | 显示全部楼层

看看。。。。。。

回复支持反对

使用道具举报

1 234 5 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 16:38 , Processed in 0.030230 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表