设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 并串转换 verilog程序

1 2 345 / 5 页下一页

发新帖

楼主: whiran

并串转换 verilog程序

发表于 2011-11-29 20:24:29 | 显示全部楼层

纯支持一下。。。。

回复支持反对

发表于 2011-12-17 21:01:21 | 显示全部楼层

回复 1# whiran

回复支持反对

发表于 2011-12-17 21:36:49 | 显示全部楼层

谢谢楼主。。。

回复支持反对

发表于 2012-1-9 14:29:48 | 显示全部楼层

下下来，做下参考

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-1-11 00:06:45 | 显示全部楼层

原创的资料，谢谢啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-1-11 09:06:51 | 显示全部楼层

thanks!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-1-21 22:52:00 | 显示全部楼层

thanks for your information!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-1-26 11:57:43 | 显示全部楼层

怎么用？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-2-13 11:47:51 | 显示全部楼层

不错，值得一看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-3-15 09:19:17 | 显示全部楼层

我有一个疑问，如果clr的时间取的有差别，输出是不是会导致不正确？

回复支持反对

1 2 345 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-19 04:25 , Processed in 0.023064 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表