设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）

1 ... 26 27 28 293031 32 33 34 ... 38 / 38 页下一页

发新帖

楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

发表于 2013-7-9 10:13:15 | 显示全部楼层

謝謝分享!!

回复支持反对

发表于 2013-7-11 13:49:17 | 显示全部楼层

谢谢了

回复支持反对

发表于 2013-7-18 12:16:02 | 显示全部楼层

can not download now, maybe the internet has some trouble.

回复支持反对

发表于 2013-7-18 13:23:28 | 显示全部楼层

it's good...

回复支持反对

发表于 2013-7-18 14:11:15 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-7-24 15:33:33 | 显示全部楼层

是什么呢看看~~~~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-10-20 21:05:05 | 显示全部楼层

谢谢了，先搜藏

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-10-28 09:12:53 | 显示全部楼层

kankan ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-11-18 17:31:56 | 显示全部楼层

USB Function IP Core
Author: Rudolf Usselmann
rudi@asics.ws
Rev. 1.4
August 10, 2001
opencores

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-12-19 12:52:53 | 显示全部楼层

hao dong xi a

回复支持反对

1 ... 26 27 28 293031 32 33 34 ... 38 / 38 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 07:35 , Processed in 0.020963 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表