250MHZ 10bit Pipeline ADC 的初步结果

jiang330226

这种高速的版图也自己画，测试肯定也自己做了，晕啊，模拟为什么这么多事情啊，难啊！

sbdem984

   

原帖由 fuyibin 于 2009-4-17 09:36 发表

                               
登录/注册后可看大图

noise怎么做simulation？请教一下啊，现在的仿真器有支持thermal noise做瞬态仿真的么？
但是thermal noise 每一级都估算过的，而且留了一定的margin
mismatch主要是capacitor的mismatch
这也是按照foundry提 ...

我们用cadence里面可以设置加transient noise的，不过simulator内部怎么加我就没研究了。。。
cap mismatch倒是可以用matlab做model来模拟，不知道楼主试过没有
不过mosfet的mistach就靠cadence里面的monte－carlo simulation了，我没有tapout过opamp，不过我觉得opamp的input pair不sim mistach的话，就看不到offset的影响了
不管怎样，楼主加油， 有问题大家一起探讨

sbdem984

   

原帖由 vdslafe 于 2009-4-17 13:22 发表

                               
登录/注册后可看大图

匹配
寄生也很重要，后仿是必须的。
65nm well prxomity effect 也很严重，amp 的性能会变化多如果没画好
还有coupling
呵呵，自己小心点就好，你是designer,你应该比谁都清楚哪里更重要。

请问一下well prxomity effect具体是指什么？是不是每一家公司的65nm都有这个问题？
我们用的是ST65nm，你们是那一家公司的呢？
谢谢指点

vdslafe

   

原帖由 sbdem984 于 2009-4-20 02:17 发表

                               
登录/注册后可看大图

请问一下well prxomity effect具体是指什么？是不是每一家公司的65nm都有这个问题？
我们用的是ST65nm，你们是那一家公司的呢？
谢谢指点

我们用tsmc
用ST的人很少啊，一般都是学校，你不会是uc berkerly 的把？

caesar5

新手问下楼主怎么仿SFDR SND 是在cadence下直接仿还是要用MATLAB

sbdem984

   

原帖由 vdslafe 于 2009-4-20 14:07 发表

                               
登录/注册后可看大图

我们用tsmc
用ST的人很少啊，一般都是学校，你不会是uc berkerly 的把？

我没那么nb啦， 呵呵， 能不能说一下well prxomity effect具体是指什么呢？

iamxo

   

原帖由 sbdem984 于 2009-4-21 01:30 发表

                               
登录/注册后可看大图

我没那么nb啦， 呵呵， 能不能说一下well prxomity effect具体是指什么呢？

well proximity effect 是指在同一个n-well中(假设是n-well工艺)，靠近well边缘的pMos管具有不同的参数（vth, id），和那些远离well边缘的pMos比较来说。

ponderboy

   

原帖由 fuyibin 于 2009-4-11 09:55 发表

                               
登录/注册后可看大图

时钟是什么？就是non-overlap clk buffer吗? 7mA是峰值电流？没有DC电流啊

应该有静态电流，因为要DCS。。

ponderboy

   

原帖由 fuyibin 于 2009-4-7 19:22 发表

                               
登录/注册后可看大图

终于把ADC的电路基本做完了
跑了些simulation，结果还行
不过原来目标的20mA现在已经大大超标了，都到34mA了，还好boss不究
由于没有经验，没能进行充分完整的估计
现在回顾起来，20mA做出来250MHz 10bit ADC 还 ...

从SFDR来看，你的几个电路设计的有点问题，估计你流片出来还要差一些，但是由于你没有告诉analog core用什么尺寸的device，因此不好说你做的怎么样？

fuyibin

   

原帖由 ponderboy 于 2009-4-26 13:40 发表

                               
登录/注册后可看大图

从SFDR来看，你的几个电路设计的有点问题，估计你流片出来还要差一些，但是由于你没有告诉analog core用什么尺寸的device，因此不好说你做的怎么样？

device的size基本上能用60nm的就用60nm的了，有一些L会用的稍微大一点的
我看到的SFDR在接近80dB左右的，应该还可以的
因为没有电容的mismatch，加了电容的mismatch，肯定是电容mismatch变成dominant的
还有就是noise floor也不会太低的
实际tape-out出来有个56dBFs的SNDR就谢天谢地了