设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 芯片版图面积的设计优化

1 234 5 6 / 6 页下一页

发新帖

楼主: yuecheng

芯片版图面积的设计优化

发表于 2009-7-5 02:15:21 | 显示全部楼层

thanks

回复支持反对

发表于 2009-12-20 13:50:36 | 显示全部楼层

发表于 4 秒前 | 只看该作者

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-22 20:54:10 | 显示全部楼层

thanks

回复支持反对

发表于 2010-4-23 21:36:41 | 显示全部楼层

学习学习

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-30 13:59:49 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-7 16:00:44 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-5-12 21:40:44 | 显示全部楼层

thanks for sharing.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-30 23:55:58 | 显示全部楼层

不错，先下了，慢慢看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-5-31 03:17:19 | 显示全部楼层

good,thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-31 23:43:44 | 显示全部楼层

谢谢楼主分享…………

回复支持反对

1 234 5 6 / 6 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 15:34 , Processed in 0.020883 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表