请教此运放的性能参数是否满足要求

lwjbh · 发表于 2009-3-17 16:24:57

这个似乎跟你的建立精度有关系的,如果是10bit的建立精度那么建立时间大概为7*(1/3M)=2.1u

flygress · 发表于 2009-3-17 22:21:03

谢谢楼上的，但是我这里不是用在AD/DA转换里的，只是在采样时间里将信号采样完成就行，保持数据正确，采样时间就是1.8u左右。

frankiebai · 发表于 2009-3-17 22:47:42

原帖由 flygress 于 2009-3-16 15:45 发表

 登录/注册后可看大图

因为这个运放是用在采样保持电路里的（和前面画的电路图有点矛盾，不好意思，呵呵），它的反向输入端接的是开关电容，周期为4u的时钟，其中有1.8u左右是用来采样输入信号，2u左右保持。输入信号的摆幅最大只有2.4V。 ...

其实不能只看SR的，小信号的稳定时间通常比这个大的多，一般7个时间常数的时间能将输出的误差稳定在0.1%左右。
这就要看你对数值的精度要求，如果比这个要求低，所需要的稳定时间就少。
所以GBW也是很重要的。

flygress · 发表于 2009-3-18 09:39:20

谢谢楼上的大哥。冒昧问一下，“7个时间常数的时间”这里的时间常数是指什么，是1.8u的采样时间吗？

frankiebai · 发表于 2009-3-18 10:35:50

原帖由 flygress 于 2009-3-18 09:39 发表

 登录/注册后可看大图

谢谢楼上的大哥。冒昧问一下，“7个时间常数的时间”这里的时间常数是指什么，是1.8u的采样时间吗？

不是的，是指反馈后-3dB带宽所对应的时间，带宽越大，时间越小，稳定得更快。

bhaoshi · 发表于 2010-11-16 16:22:03

很好的一个话题，顶

bluess · 发表于 2010-11-16 19:03:34

slew rate 肯定够了，原因明显不用多说
带宽够不够要看你要settling到多高的精度0.1%还是更高？根据指数公式（1-exp(-t/tao))得到时间
才可以知道够不够，你现在连精度都没有，还谈什么够不够呢
另外输入信号的SETTLING也不要忘了考虑，虽然输入管SIZE所谓很小，但是模拟的东西不是大概其，
是要讲精确定量的，如果电阻串阻值太大，OP再怎么好也满足不了最后要求

请教此运放的性能参数是否满足要求

站长推荐 /2