设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用verilog写的3分频设计
1234
返回列表 发新帖
楼主: syd613

用verilog写的3分频设计

[复制链接]
sxmman
发表于 2011-5-29 16:26:15 | 显示全部楼层
三分频的计数器在上升沿和下降沿都计数应该就行了吧？
回复 支持 反对

举报

yellowfly001
发表于 2011-5-29 22:01:56 | 显示全部楼层
回复 1# syd613


    看看了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

meijingguoyu
发表于 2011-5-31 09:26:35 | 显示全部楼层
楼主转信元，不解释~~~
回复 支持 反对

举报

andrewv
发表于 2011-5-31 11:16:56 | 显示全部楼层
奇数分频其实已经很成熟了 50%的占空比也不是好难 比较难的还是小数分频 lz可以做一下这个
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

liuyanga1218
发表于 2011-6-9 10:38:35 | 显示全部楼层
顶上！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

magicmao
发表于 2011-6-9 23:27:55 | 显示全部楼层
dddddddddd
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

haonan
发表于 2011-6-10 20:57:43 | 显示全部楼层
好东西 谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fjuyt2002
发表于 2015-7-15 09:02:09 | 显示全部楼层
来看看 来看看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 17:41 , Processed in 0.021400 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表