在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: syd613

用verilog写的3分频设计

[复制链接]
发表于 2009-6-10 23:03:27 | 显示全部楼层
bucuo,dingyige
发表于 2009-10-3 10:49:46 | 显示全部楼层
顶一个
发表于 2009-10-3 11:27:27 | 显示全部楼层
just so so,
发表于 2009-11-8 16:15:14 | 显示全部楼层
Goood.......
发表于 2009-11-9 16:55:54 | 显示全部楼层
学习PFGA的用法,不是很会用俄
发表于 2009-11-9 17:00:31 | 显示全部楼层
阿放松对分散对方发
发表于 2009-11-10 11:07:06 | 显示全部楼层
支持,有点启发
1# syd613
发表于 2009-11-10 13:56:40 | 显示全部楼层
顶一个,呵呵
发表于 2009-11-11 11:13:37 | 显示全部楼层
看看.................
发表于 2010-9-30 14:30:15 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 04:41 , Processed in 0.026757 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表