在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: syd613

用verilog写的3分频设计

[复制链接]
发表于 2010-10-18 12:38:48 | 显示全部楼层
可以的,不错。
发表于 2010-10-21 14:09:39 | 显示全部楼层
顶了!!!!!!
发表于 2010-10-31 18:35:00 | 显示全部楼层
kan kan ~
发表于 2010-10-31 22:34:12 | 显示全部楼层
thank for sharing
发表于 2010-11-1 16:14:42 | 显示全部楼层
我很穷的……
发表于 2010-11-1 16:16:19 | 显示全部楼层
如果猜的不错是不是分别用了时钟上升沿和下降沿?坦率的说,这样的设计其实并不好……
发表于 2010-11-4 19:40:33 | 显示全部楼层
学习了,谢谢
发表于 2010-11-4 20:47:22 | 显示全部楼层
虽然简单,但还是顶一下吧,怎么说都是原创的吧!
发表于 2011-5-28 11:08:03 | 显示全部楼层
回复 1# syd613


    bucuo
发表于 2011-5-28 11:13:09 | 显示全部楼层
顶一个!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 17:38 , Processed in 0.023265 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表