设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 请教：Native MOS 有什么优势，主要用在哪里？谢谢！ ...
1234567
返回列表 发新帖
楼主: semico_ljj

请教：Native MOS 有什么优势，主要用在哪里？谢谢！

[复制链接]
xiaobaiyangESD
发表于 2020-7-7 12:58:28 | 显示全部楼层
既然选择偷rule肯定是不关心漏电问题，我所关心的是会不会出现贯穿，因为native的channel是p-sub,浓度较低，再加偏压之后，source drain PN结向沟道方向延伸的程度更大，就会出现贯穿的现象，此时source和drain接近短路，gate对电流不再有控制作用，个人见解仅供参考。
回复 支持 反对

举报

baicf
发表于 2020-7-21 10:05:10 | 显示全部楼层


xiaobaiyangESD 发表于 2020-7-7 12:58
既然选择偷rule肯定是不关心漏电问题，我所关心的是会不会出现贯穿，因为native的channel是p-sub,浓度较低 ...


Native MOS的最小尺寸有限制，就是为了防止你说的情况吧
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

chenximing
发表于 2020-9-25 22:59:28 | 显示全部楼层


samuelyou 发表于 2011-5-27 15:25
常见应用是在LDO中当buffer，设计时需注意防止过多的漏电


漏电仿真的出来吗
回复 支持 反对

举报

jeffej
发表于 2021-6-8 15:39:08 | 显示全部楼层
very good discussion here !!!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

503860720
发表于 2022-7-17 18:35:38 | 显示全部楼层
:):)
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

alisone
发表于 2022-7-27 09:10:39 | 显示全部楼层
thank for information
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

欲想
发表于 2023-3-16 16:31:12 | 显示全部楼层


piao 发表于 2009-1-4 22:51
I think it should be the source follower, there is less voltage drop between Vgs because of its s ...


Get it,Thanks for your patient explain.
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-27 01:03 , Processed in 0.024838 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表