在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9236|回复: 19

请教!!!DC综合后怎么用modelsim做后仿真?

[复制链接]
发表于 2008-12-25 13:20:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教!!!DC综合后怎么用modelsim做后仿真?
是不是应该将厂家的库文件加进去,这些库文件怎么找呢?
发表于 2008-12-25 19:04:01 | 显示全部楼层
把SDF文件和netlist的文件以及厂家的库文件(如verilog文件。。可以做个lib)一起编译。,。。。就可以了。。

[ 本帖最后由 1985 于 2008-12-25 19:05 编辑 ]
发表于 2008-12-28 17:42:47 | 显示全部楼层
很多时候在综合完后不做时序仿真,因为现在在综合中步进行Hold fix,因此用综合出来的sdf仿真会出现X。
发表于 2009-3-10 12:26:44 | 显示全部楼层
eetopeetopeetopeetop我想知道
头像被屏蔽
发表于 2009-3-10 13:22:52 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
 楼主| 发表于 2009-3-16 13:22:23 | 显示全部楼层
非常感谢!!!!
发表于 2010-5-1 15:32:50 | 显示全部楼层
Synopsys工具
发表于 2010-5-1 20:30:43 | 显示全部楼层
把vendor提供的仿真模型加入工程一起编译,可以进行门级仿真
如果再加入p&r后的sdf文件,可以进行时序仿真
发表于 2010-5-2 08:03:09 | 显示全部楼层
发表于 2010-5-2 09:15:54 | 显示全部楼层
后仿要有SIGNOFF的SDF才行的,综合后的design延时信息不是很准,clock tree都没有做,也没有线延时。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 09:04 , Processed in 0.026221 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表