在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: iskory

静态时序分析和形式验证:方法和流程

[复制链接]
发表于 2009-8-17 13:38:04 | 显示全部楼层
谢谢楼主分享
好书可以慢慢看
发表于 2009-8-17 19:55:52 | 显示全部楼层
下载先。
发表于 2009-8-17 22:15:15 | 显示全部楼层
thanks
多谢了





原帖由 iskory 于 2008-12-5 22:56 发表
本文介绍了数字集成电路设计中静态时序分析(Static Timing Analysis)和
形式验证(Formal Verification)的一般方法和流程。这两项技术提高了时序分
析和验证的速度,在一定程度上缩短了数字电路设计的周期。本文 ...

发表于 2009-8-23 16:43:32 | 显示全部楼层
eeetop  eetop
发表于 2009-8-23 19:08:45 | 显示全部楼层
ddddddddddddd

FFT的应用.pdf

381.12 KB, 下载次数: 0 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-11-22 12:24:36 | 显示全部楼层
dddddddddddddddddddddd
发表于 2009-11-25 23:03:19 | 显示全部楼层
谢谢您的分享!
发表于 2010-1-30 21:30:36 | 显示全部楼层
好东东啊~~
发表于 2010-3-2 10:42:14 | 显示全部楼层
DDDDDDDDDDDDDDDDDDDDDDD
发表于 2010-3-3 17:18:43 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:49 , Processed in 0.026011 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表