静态时序分析和形式验证：方法和流程

iskory · 发表于 2008-12-5 22:56:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本文介绍了数字集成电路设计中静态时序分析（Static Timing Analysis）和
形式验证（Formal Verification）的一般方法和流程。这两项技术提高了时序分
析和验证的速度，在一定程度上缩短了数字电路设计的周期。本文使用Synopsys
公司的PrimeTime 进行静态时序分析，用Formality 进行形式验证。由于它们都是
基于Tcl（Tool Command Language）的工具，本文对Tcl 也作了简单的介绍。

amin2008 · 发表于 2008-12-7 21:34:09

看看先谢谢了

yingzi07482 · 发表于 2008-12-8 10:47:03

看看怎么样

wangwei_mh · 发表于 2008-12-8 13:58:32

谢谢楼主分享
好书可以慢慢看

mafan88 · 发表于 2008-12-8 21:04:17

好东西，谢谢

198309222 · 发表于 2008-12-9 17:13:00

提示: 作者被禁止或删除内容自动屏蔽

xiafeng111214 · 发表于 2008-12-10 11:44:35

GOOD STA AND FM

黄佳怡 · 发表于 2008-12-28 13:15:19

很好很强大，顶一个

armmips · 发表于 2008-12-31 02:59:51

Thnaks for sharing

luweifjsm · 发表于 2008-12-31 07:07:13

谢谢楼主谢谢楼主谢谢楼主谢谢楼主谢谢楼主

198309222 198309222 当前离线积分 4 头像被屏蔽	发表于 2008-12-9 17:13:00 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
198309222 198309222 当前离线积分 4 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

静态时序分析和形式验证：方法和流程

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

STA GOOD

谢谢楼主