请教PLL中VCO控制线上的ripple是怎么引起的？

zwtang · 发表于 2009-2-21 08:04:00

肯定会的。
电路匹配没有绝对的，只有相对的。

mmic1978 · 发表于 2009-3-23 17:52:24

好强大啊达到

intercon · 发表于 2009-3-23 18:10:16

ripple 的原因主要是 CP mismatch/ leak Current / PFD mismatch 在Vcont上造成的影响，尤其是前两项，另外在小数分频的电路中也会有的
(需要DAC补偿或 SDM 等措施抑制分数杂散)

mmic1978 · 发表于 2009-5-7 15:04:29

:lol :lol

mmic1978 · 发表于 2009-6-4 09:54:46

原帖由 intercon 于 2009-3-23 18:10 发表

 登录/注册后可看大图

ripple 的原因主要是 CP mismatch/ leak Current / PFD mismatch 在Vcont上造成的影响，尤其是前两项，另外在小数分频的电路中也会有的
(需要DAC补偿或 SDM 等措施抑制分数杂散)

胸台讲的很好，再加一个 charge sharing~~ PFD mismatch 指的就是Switch time mismatch~~

whhit264209 · 发表于 2010-3-25 20:16:41

学习了！！！

whhit264209 · 发表于 2010-3-25 20:21:42

7# wfcawy 向您请教一个弱弱的问题：请问cp产生电流不匹配的就具体原因是什么呢？您能具体解释一下吗？谢谢

widlarfan · 发表于 2010-3-26 04:09:21

no ripple no business.

alvays · 发表于 2010-3-29 10:47:14

谢谢楼上再楼上的回答,ripple产生的原因现在已经搞懂了，可是我还是无法理解你说的后半部分,我无法在ripple的大小和环路的bandwidth之间建立一个直观的联系，能否有更具体的解释？谢谢！
leonwenli 发表于 2008-11-20 11:58

登录/注册后可看大图

拙见：有高人说了，就是一个低通滤波，如果带宽低，自然把带宽外ripple的高频压制得更低。

个人理解，ripple是不可能消除的，因为环路增益不是无穷大，就如反馈运放的input error不是理论上的零一样, 输入相位和反馈相位间总是有一个很渺小的差

ALVAYS

zjqmyron · 发表于 2010-8-6 15:25:43

多谢楼主了

请教PLL中VCO控制线上的ripple是怎么引起的？

站长推荐 /2