PLL环路带宽和响应时间的问题

leonwenli · 发表于 2008-11-13 21:49:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一直在想一个问题,为什么PLL的 loop bandwidth 越大，settle 就越快呢？怎么直观地去理解这个问题？希望得到指教。

intercon · 发表于 2008-11-13 22:31:48

这个问题有难度，只知道指数项上有固有频率，该频率与环路带宽成正比，Razavi书上有例题，固有频率越大，相应时间越小

bandgap · 发表于 2008-11-14 10:42:21

原帖由 leonwenli 于 2008-11-13 21:49 发表

 登录/注册后可看大图
一直在想一个问题,为什么PLL的 loop bandwidth 越大，settle 就越快呢？怎么直观地去理解这个问题？希望得到指教。

和opamp一样理解频域带宽越大时域响应越快

ddrr · 发表于 2008-11-14 15:18:00

when we take an opa with unity-gain feedback, then the bandwidth BW coincides with the GBW. When we apply a
step waveform to that amplifier, we expect the output to follow with a time constant 1/(2pGBW), as described by an
exponential.

langtaosha · 发表于 2008-11-16 23:41:00

时间的倒数是频率

PLL环路带宽和响应时间的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

频率的倒数是时间

浏览过的版块

站长推荐 /2