讨教一个问题，如何看哪些register被放进了IOB?

bravelu

我在一个设计中遇到这样的情况：
开始我在synplify中加了约束，指定一些寄存器放到IOB中，后来发现这样做反而对设计不好，于是去掉了这些约束。但是最后报告中还是有些寄存器被放进了IOB，不知道synplify是按什么原则选择寄存器放进IOB?

jackzhang

我使用的是FPGA COMPILER,所以也不知道为什么？
如果总是放入iob,可以按一下的方法作：
1。在RTL和综合时都不用管
2。修改UCF,把要放入IOB的寄存器加约束，
比如：INST "uusb_if/pktend_o_reg"IOB = FALSE;
INST后的名字不是RTL下的名字，而是综合之后在网表中的名字，一般是在综合之后输出一个.V的仿真文件，从该文件中查找到相应的名字

bravelu

我已经试过加约束禁止了我指定的寄存器放入IOB，结果可能是另外一些寄存器被放进去了，我想看到底是哪些。如果用输出。v的方法，那iob中寄存器一般叫什么名字？

jackzhang

我想可能是名字搞错了吧，你用p&r之后的report看一下使那些放进去了？
iob内的名字应该与.v内的一致。

一声叹息

我一般是看信号的建立/保持时间和Tco的值，如果不是很确定，我就看Place&Route的报告。

老扁

俺的看法是凡是最终的输入输出就可能放到IOB中，所以你的中间寄存器最好不要放到IOB中，而工具会自动把TOP的输入输出放到IOB中。

seyior

for xilinx, look map report.

bravelu

ok,map report 里面确实有，我没仔细看，thanks。