求教：全差分的单位增益放大器版图画法

timesmile

如图所示，该运放为简单的两级密勒补偿结构，在画版图的时候需要把版图左右折叠对称吗，我试过如果两个输出端不对称匹配，闭环后仿会在两个输出端出现4mV的dc-offset，开环出现2V左右的dc-offset但仍在饱和区，但是两端增益没有区别，请问此结果严重吗
此外如果加上共模反馈和偏置电路，此时电路图上已经不对称，如何在版图上取得对称匹配的效果

semico_ljj

就图而言还是要对称画的！

wangot

凡是差分对都要对称画

fuyibin

原帖由 timesmile 于 2008-11-4 22:02 发表

                               
登录/注册后可看大图

如图所示，该运放为简单的两级密勒补偿结构，在画版图的时候需要把版图左右折叠对称吗，我试过如果两个输出端不对称匹配，闭环后仿会在两个输出端出现4mV的dc-offset，开环出现2V左右的dc-offset但仍在饱和区，但是两 ...

你是post-simulation? 仿真能看出工艺/版图导致的offset 吗？
是不是你的systemic offset？那是由于电路而不是layout 引起的

timesmile

原帖由 fuyibin 于 2008-11-5 08:54 发表

                               
登录/注册后可看大图

你是post-simulation? 仿真能看出工艺/版图导致的offset 吗？
是不是你的systemic offset？那是由于电路而不是layout 引起的

是post-simulation，做过寄生参数抽取，应该是电路连线不对称造成的，用schematic仿真是没有offset的。
现在想问怎么在版图中加上偏置电路以及共模反馈，感觉加上以后很难实现完全对称

fuyibin

原帖由 timesmile 于 2008-11-5 19:13 发表

                               
登录/注册后可看大图

是post-simulation，做过寄生参数抽取，应该是电路连线不对称造成的，用schematic仿真是没有offset的。
现在想问怎么在版图中加上偏置电路以及共模反馈，感觉加上以后很难实现完全对称

具体是什么样的应用啊，是连接成反馈形式吗
layout上会影响dc-offset的因素主要是寄生电阻
你shematic闭环仿真过吗，如果闭环仿真没有发现有系统offset，那么完全肯定由layout引起dc-offset
你既然抽了寄生，反标到网表中应该可以看到啊
看看哪个寄生对dc-offset影响较大

timesmile

原帖由 fuyibin 于 2008-11-5 20:57 发表

                               
登录/注册后可看大图

具体是什么样的应用啊，是连接成反馈形式吗
layout上会影响dc-offset的因素主要是寄生电阻
你shematic闭环仿真过吗，如果闭环仿真没有发现有系统offset，那么完全肯定由layout引起dc-offset
你既然抽了寄生， ...

是接成的这种形式，在这种闭环仿真下有4mV的dc-offset，开环仿真是大概2V的dc-offset，因此必须要对版图进行改善
我是用assura抽取的寄生参数，看到的是一个类似版图的av_extracted文件，用它做的后仿，从这上面看寄生参数很头大啊

fuyibin

原帖由 timesmile 于 2008-11-5 22:39 发表

                               
登录/注册后可看大图

是接成的这种形式，在这种闭环仿真下有4mV的dc-offset，开环仿真是大概2V的dc-offset，因此必须要对版图进行改善
我是用assura抽取的寄生参数，看到的是一个类似版图的av_extracted文件，用它做的后仿，从这上面 ...

在这种闭环仿真下有4mV的dc-offset，开环仿真是大概2V的dc-offset？
是什么意思，2Vdc-offset?
觉得你这样高输出阻抗的opamp带电阻负载要考虑一下它本身的Rout形成闭环后的rout是否比反馈电阻足够小
不影响opamp的开环dc gain及开环设计的性能
还有你指的post-simulation的dc-offset是指你差动输入vin,vip都输入相同的dc电压，如2V
测输出vop,vop的差值，或者直接看v+,v-的差值？
还是在加交流差分信号后，看到v+,v-的差值？
差分输入差分输出的opamp好像在闭环状态不存在系统dc-offset，除非你opamp两边不对称（在schematic和layout时候）那样你过不了lvs，这种情况应该不会发生。

timesmile

原帖由 fuyibin 于 2008-11-6 08:58 发表

                               
登录/注册后可看大图

在这种闭环仿真下有4mV的dc-offset，开环仿真是大概2V的dc-offset？
是什么意思，2Vdc-offset?
觉得你这样高输出阻抗的opamp带电阻负载要考虑一下它本身的Rout形成闭环后的rout是否比反馈电阻足够小
不影响op ...

2V的dc-offset是指直流零输入状态下，正负输出端电压差为2V。我也不知道为什么这么大，前两天有些忙，明天有空再去看看
rout倒是没有问题，输出增益是电阻的比值。另外我用别人的差分版图做后仿，dc-offset也是存在的，只是小很多而已，闭环dc-offset大概在uV量级

[ 本帖最后由 timesmile 于 2008-11-6 22:28 编辑 ]

qiaoxiaodao

回复 1# timesmile


    您好，我现在也遇到了同样的问题：全差分运放post_simulation时(带RC寄生参数）。开环仿真(只是在输入对管加上直流电平），发现输出端有2V左右的dc-offset(即VOP-VON=2V),而增益相位等都没变，管子仍在饱和区。又跑了一版（不带寄生电阻的后仿）后发现，这个问题就不存在了。但是寄生电阻也不是很大啊。是不是我设计的运放鲁棒性不够呢，还是版图的影响却是很大。请问您当时是怎么解决这个问题的呢，不胜感激。