设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › [台湾清华大学]A Dual Mode PLL with low jitter LC-VCO ...
1 ...151617181920212223
返回列表 发新帖
楼主: fanatic

[台湾清华大学]A Dual Mode PLL with low jitter LC-VCO for 2.56--3.2 Gbps SERDES

[复制链接]
xiaofuss_
发表于 2020-12-25 11:01:33 | 显示全部楼层
感谢
回复 支持 反对

举报

analog_IC_81
发表于 2021-1-17 16:32:27 | 显示全部楼层
have a look
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wer004aqqcom
发表于 2024-7-22 19:38:13 来自手机 | 显示全部楼层
怎么感觉不像是博士论文
回复 支持 反对

举报

EESama
发表于 2024-7-26 10:18:10 | 显示全部楼层
多谢共享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1 ...151617181920212223
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 18:19 , Processed in 0.014340 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表