[台湾清华大学]A Dual Mode PLL with low jitter LC-VCO for 2.56--3.2 Gbps SERDES

ralphtw · 发表于 2014-11-26 19:39:04

A Dual Mode PLL with low jitter LC-VCO for 2.56--3.2 Gbps SERDES
!

cq3627 · 发表于 2014-11-26 21:33:23

谢谢楼主分享~~~！！！

ralphtw · 发表于 2015-1-2 14:02:56

A Dual Mode PLL with low jitter LC-VCO for 2.56--3.2 Gbps SERDES

cico2012 · 发表于 2015-1-14 19:09:38

回复 1# fanatic

good good

Error · 发表于 2015-1-14 21:58:20

下载学习

lupo · 发表于 2015-1-15 08:33:34

台湾清华大学的博士论文

Minibaby · 发表于 2015-1-15 09:12:39

亲，的确是弄资料的高手

fwutsairlin · 发表于 2016-6-21 17:18:10

THANK YOU

Wensy · 发表于 2016-10-9 18:02:27

谢谢~~~

icdesigner_ee · 发表于 2016-11-5 18:02:20

好文章，感觉它们写的认真

站长推荐 /2