EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › [台湾清华大学]A Dual Mode PLL with low jitter LC-VCO ...

1 ... 15 16 17 18 19 20 212223 / 23 页下一页

楼主: fanatic

[台湾清华大学]A Dual Mode PLL with low jitter LC-VCO for 2.56--3.2 Gbps SERDES

[复制链接]

trancongha

发表于 2019-2-26 20:43:07 | 显示全部楼层

thanks

回复支持反对

ic_weiqinxx

发表于 2019-5-8 17:24:23 | 显示全部楼层

8错的资料

EETOP创芯人才网简历投递入口

回复支持反对

wshx

发表于 2019-7-30 20:56:53 | 显示全部楼层

回复支持反对

xianwu_hs

发表于 2019-8-1 10:11:00 | 显示全部楼层

学习学习啦

EETOP创芯人才网职位发布入口

回复支持反对

newrfdesign

发表于 2019-8-3 15:55:18 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

lmkuo2006

发表于 2020-1-17 16:14:09 | 显示全部楼层

THANKS

EETOP创芯人才网职位发布入口

回复支持反对

jingxin_xd

发表于 2020-1-18 00:24:21 | 显示全部楼层

Thanks for sharing!!

EETOP创芯人才网简历投递入口

回复支持反对

martian618

发表于 2020-1-18 08:25:36 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

Chris_foo

发表于 2020-2-23 20:26:55 | 显示全部楼层

非常感谢！

EETOP创芯人才网简历投递入口

回复支持反对

kaoyanren

发表于 2020-12-25 10:26:13 | 显示全部楼层

have a look!

回复支持反对

1 ... 15 16 17 18 19 20 212223 / 23 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-9-22 10:05 , Processed in 0.024601 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[台湾清华大学]A Dual Mode PLL with low jitter LC-VCO for 2.56--3.2 Gbps SERDES

站长推荐 /2