在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4273|回复: 1

请教cpu与fpga中断问题!!!

[复制链接]
发表于 2008-10-27 16:34:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人用fpga设计一个芯片,该芯片的作用是接收外部io并将外部io的状态通过协议传递给cpu。
情况介绍:io初始都为高电平,当为低时为io使能;
要求是:当一个io使能时间,fpga给cpu中断,并等待cpu进行读取当前值!
问题是:1、如果一个io从高变为低后,一直为低,则cpu一直在响应中断!
        2、如果一个io为低后,又来一个io为低,则怎么处理才能不丢失?
请大家办忙分析下,看如何解决才能够使io只要从高到低就给cpu中断,并在cpu读取后直接屏避掉该io,并且仍能接受下一个低电平!只要有io为低,则每一个都能传递给cpu,并不占cpu中断太多时间...

谢谢指教的所有人!
发表于 2010-3-22 22:35:39 | 显示全部楼层
1.把电平转换成脉冲就可以了
2.把转换之后的脉冲信号或就OK了吧

不知道对你的意思有没有理解错误
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-26 17:09 , Processed in 0.037853 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表