在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5628|回复: 16

使用VHDL进行分频器设计

[复制链接]
发表于 2008-10-20 16:53:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计,包括偶数分频、非50%占空比和50%占空比的奇数分频、半整数(N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可通过Synplify Pro或FPGA生产厂商的综合器进行综合,形成可使用的电路,并在ModelSim上进行验证。

使用VHDL进行分频器设计.pdf

412.19 KB, 下载次数: 176 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-12-16 17:56:24 | 显示全部楼层
我为什么不能查看?
发表于 2009-2-25 15:38:14 | 显示全部楼层
HEHE 不错
发表于 2009-3-16 14:53:32 | 显示全部楼层
不会吧,还没打开下载就扣钱了。
发表于 2009-4-28 10:40:36 | 显示全部楼层
下来学习,谢谢LZ
发表于 2009-5-3 18:10:19 | 显示全部楼层
我下载的是好的啊,大家误会楼主了
发表于 2009-5-5 11:16:54 | 显示全部楼层
正需要呢


谢了

哈哈

支持你的分享
发表于 2009-5-29 23:12:26 | 显示全部楼层
回一下,谢谢哈
发表于 2009-6-15 09:13:24 | 显示全部楼层
xiexie
发表于 2010-2-3 14:29:35 | 显示全部楼层
非常好!谢谢楼主!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 14:35 , Processed in 0.054204 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表