设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用VHDL进行分频器设计

12 / 2 页

发新帖

楼主: misgen

使用VHDL进行分频器设计

发表于 2010-5-21 20:19:06 | 显示全部楼层

下来看看~

回复支持反对

发表于 2010-8-25 10:20:56 | 显示全部楼层

thx a lot!

回复支持反对

发表于 2015-7-10 14:06:14 | 显示全部楼层

回复 1# misgen

thanks

回复支持反对

发表于 2017-8-22 14:05:18 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2017-8-23 07:57:20 | 显示全部楼层

可以实现分频功能复习一遍

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-5-27 17:35:52 | 显示全部楼层

多谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-9-10 14:31:58 | 显示全部楼层

下下来参考一下

EETOP创芯人才网简历投递入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 16:21 , Processed in 0.017631 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表