谁推荐一个VCO的buffer结构吧

kool

要求，保持VCO输出信号的180度相差特性。VCO输出为1.7GHz的信号。需要用到电感吗？

GIMAYON

最後一帖呢
敢恩ㄟ!!

zwtang

不需要片上电感。
差分振荡信号分别通过开漏MOS管输出，片外接200ohm电阻负载，交流耦合的片外Balun将差分信号转换为单端信号。

xftang

   

原帖由 zwtang 于 2008-10-20 12:27 发表

                               
登录/注册后可看大图

不需要片上电感。
差分振荡信号分别通过开漏MOS管输出，片外接200ohm电阻负载，交流耦合的片外Balun将差分信号转换为单端信号。

如果是VCO片内的buffer呢？ 不用作拉出信号测试的buffer，用作隔离后续模块的buffer，这种结构适用么

rainheart

   

原帖由 zwtang 于 2008-10-20 12:27 发表

                               
登录/注册后可看大图

不需要片上电感。
差分振荡信号分别通过开漏MOS管输出

请教下， 开漏MOS管  是什么呢

zwtang

片内LO Buffer结构：小电容交流耦合到自偏置倒相器。
开漏MOS管：源极接VSS或者VDD，栅极接振荡信号，漏极电流输出。

xftang

   

原帖由 zwtang 于 2008-10-21 12:13 发表

                               
登录/注册后可看大图

片内LO Buffer结构：小电容交流耦合到自偏置倒相器。
开漏MOS管：源极接VSS或者VDD，栅极接振荡信号，漏极电流输出。

嗯，谢谢！paper上看到过这种结构self-biased resistor-feedback inverter
这种结构的S0点是不是需要适当的直流偏置点来保证输出信号50％的duty cycle？

kool

   

原帖由 zwtang 于 2008-10-21 12:13 发表

                               
登录/注册后可看大图

片内LO Buffer结构：小电容交流耦合到自偏置倒相器。
开漏MOS管：源极接VSS或者VDD，栅极接振荡信号，漏极电流输出。

这里的交流耦合电容和电阻要满足什么条件呢？这个电容和栅漏之间的电阻，应该形成一个从in到栅输入端的高通滤波吧？那么是不是只要电容电阻形成的极点远低于工作频率就可以了？

还有请问一下：
1. 如果PLL通过一个SCL的正交二分频产生4相正交信号，那么也可以用这个结构将正交信号buffer到mixer的本振端吗？
2. 关于PLL的buffer,可不可以将VCO输出直接接分频器（一个环路内的分频器和环路外的正交二分频器），然后正交二分频电路接buffer 到mixer 呢？

zwtang

都是可行的。

dacaili

赞一个唐老师!