设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › EBook: Introduction to Logic Synthesis using Verilog ...

1 2 3 4 567 8 9 10 ... 17 / 17 页下一页

发新帖

楼主: seinfeldleo

EBook: Introduction to Logic Synthesis using Verilog HDL(Morgan & Claypool)

发表于 2009-2-22 20:24:06 | 显示全部楼层

十分感谢楼主

回复支持反对

发表于 2009-2-25 00:57:45 | 显示全部楼层

很好很强大

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-2-25 09:31:13 | 显示全部楼层

thanks for sharing...

回复支持反对

发表于 2009-2-25 10:55:18 | 显示全部楼层

good material

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-2-25 10:57:08 | 显示全部楼层

continue to support

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-3-5 14:06:01 | 显示全部楼层

goooooooooooooood

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-3-5 16:45:05 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-3-5 16:46:28 | 显示全部楼层

for this book

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-3-7 00:04:36 | 显示全部楼层

very good, 3x

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-3-12 16:04:38 | 显示全部楼层

very good

回复支持反对

1 2 3 4 567 8 9 10 ... 17 / 17 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 18:59 , Processed in 0.020844 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表