设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › EBook: Introduction to Logic Synthesis using Verilog ...
1 ...67891011121314... 17下一页
返回列表 发新帖
楼主: seinfeldleo

EBook: Introduction to Logic Synthesis using Verilog HDL(Morgan & Claypool)

[复制链接]
terranxxd
发表于 2009-6-11 07:49:22 | 显示全部楼层

Thanks a lot!!!

Thanks a lot!!!
回复 支持 反对

举报

risccpu
发表于 2009-6-12 06:43:39 | 显示全部楼层
good, thanks
回复 支持 反对

举报

pshuang01
发表于 2009-7-9 01:17:55 | 显示全部楼层
thanks for sharing.
回复 支持 反对

举报

uummcc
发表于 2009-7-9 01:32:41 | 显示全部楼层
verilog hdl 是相對 vhdl 簡潔的語法 值得學習
回复 支持 反对

举报

azoth
发表于 2009-8-4 05:01:55 | 显示全部楼层
:lol:lol:lolgood
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

frozenduck
发表于 2009-8-5 10:04:44 | 显示全部楼层
Thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yangli
发表于 2009-8-16 11:09:47 | 显示全部楼层
xie xie fen xiang
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yangli
发表于 2009-8-16 11:11:37 | 显示全部楼层
xie xie fen xiang,xie xie
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yangli
发表于 2009-8-16 11:19:29 | 显示全部楼层
hao shu hao shu,xie xie
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ayamitek
发表于 2009-8-16 17:05:59 | 显示全部楼层

66

Thanks for sharing ...............
回复 支持 反对

举报

下一页 »
1 ...67891011121314... 17下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 19:10 , Processed in 0.022020 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表