（紧急请教）有谁熟悉artisan生成的双端口SRAM的特性？

老扁

我们用memory compiler生成的双端口sram 128x32，32bit的每位都生成了WEN，我想知道是否可以通过两个端口独立地对某个字的32位不重叠的位进行独立读写操作？比如A口对第n位进行独立读写，B口对第m位进行独立读写，所谓独立就是两个时钟完全异步。我们从手册上只能确定的是对同一位进行读写操作必须大于一个delta后才有效，而不能确定的是对于不同位是否可以通过各自的WEN来进行读写而不受这个delta的限制。有哪位专家熟悉这个内部结构的请不吝赐教，多谢！

老扁

自顶

henryliu

楼主：

可否先用功能仿真来验证你的想法？

老扁

MC生成的verilog模型是支持我的想法的，但是仅从模型仿真结果还不敢确定，必须对内部电路了解才能最终确认。有些人认为我的想法是不可靠的。

sycall

应该是不允许这样操作的巴。
两端口时钟异步，那就有可能在某时刻，两端口同时访问同一地址进行写操作。。。。

老扁

原帖由 sycall 于 2008-9-23 17:13 发表

                               
登录/注册后可看大图

应该是不允许这样操作的巴。
两端口时钟异步，那就有可能在某时刻，两端口同时访问同一地址进行写操作。。。。

但我的问题是通过每位的WEN来同时对不同位进行写。

henryliu

阿扁，我把你的帖子贴在另外一个论坛了，那个论坛讨论比较热烈一点。

该如何谢我？

suplioooo

只要能保证不会读写到同一个地址这样的操作是可以的。实在不放心可以用生成的cdl电路网表仿真来确认。

henryliu

可以,但是两个时钟之间有一个非常严格的时序关系,在它的datasheet和lib文件中可以看到.

这个是另外一个论坛的老大的老大的答复。

应该是有把握的回答！

不好意思，我有权威崇拜症^_^

老扁

原帖由 henryliu 于 2008-9-24 16:03 发表

                               
登录/注册后可看大图

可以,但是两个时钟之间有一个非常严格的时序关系,在它的datasheet和lib文件中可以看到.

这个是另外一个论坛的老大的老大的答复。

应该是有把握的回答！

不好意思，我有权威崇拜症^_^

多谢你和这位老大，我知道对同一地址的同一位进行读写必须遵守严格的delta时序关系（如这位老大说的datasheet上都有要求），但我的问题是任意时刻对同一字（也就是相同地址）的不同的位进行读写是否无需遵守这个delta关系。