在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xjtanh

当FPGA的资源几乎已用完,电路是否还能正常工作

[复制链接]
发表于 2006-9-13 00:31:00 | 显示全部楼层
FPGA work is good. if it is not oversize. sometime your vhdl code can't change again.
If you change any line , it will doesn't work
发表于 2006-9-29 09:42:58 | 显示全部楼层
我用的xilinx300万门一款fpga,当系统增大以后使用率到80%以上就有问题了
现在公司换1000万门的了
所以一般来说留有余量(是指lut)15% 以上最好
发表于 2006-10-12 18:08:54 | 显示全部楼层
资源使用太高的话,interconnect delay比较麻烦
如果timing report没有问题,当然是可以
也还得看约束是不是足够
发表于 2006-10-12 21:02:18 | 显示全部楼层


原帖由 jackzhang 于 2003-11-25 10:47 发表
以我的经验,其实是没有关系的,我经常用到管脚100%,logic:99%.工作一直很正常。
我用的是spartn ii系列,但对于较老的型号,则可能不行。


我同意楼上的。
发表于 2006-11-10 23:20:18 | 显示全部楼层
no more than 80 percents resouce should be occupied.
发表于 2006-11-12 22:56:27 | 显示全部楼层
同意三楼  布线的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:46 , Processed in 0.016826 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表