在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3971|回复: 3

关于FPGA配置后DONE引脚的电平问题

[复制链接]
发表于 2008-8-18 09:32:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位,我用boundry scan 模式配置FPGA和prom之后
再用master serial 模式通过prom对fpga进行配置
但是配置之后fpga的DONE引脚始终为低电平,这是什么原因呢?
b-s 模式时,分别配置prom和fpga都成功,done在配置
完成后能够变成高电平,说明fpga是正常的
ISE中DriveDone为默认(no),板子上Done接上拉电阻
fpga是SPARTAN3系列,并且只有一块,prom是xcf
大家有这方面的经验么?谢谢!
 楼主| 发表于 2008-8-18 10:27:49 | 显示全部楼层
大家有什么经验么?
发表于 2008-8-18 11:41:58 | 显示全部楼层
没有用过这种配置方式,关注ing....
发表于 2010-5-29 00:02:03 | 显示全部楼层
我用ALTERA的,DONE也出现问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 05:46 , Processed in 0.020663 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表