谁来救我 啊！！ 我要疯了。。。。

zaitian80

   

原帖由 guonanxiang 于 2008-7-31 09:07 发表

                               
登录/注册后可看大图

这个正解，为什么lz就看不见呢?
这么大堆回复，很简单的问题大家都绕来绕去，lz的电路是问题很大，但是真正导致不饱和的原因就是输入DC=0，输出级比例设计的是不好，但那只是增加系统误差，不是不饱和的真正原因 ...

同意这个看法。
这个放大器的输出动态范围没有到地，而仿真条件却是让他输出到地了
听说你是准备做banggap的，那么这个结构还是可以用的
最好把输入偏置放到0.7V左右

另外一个建议，上面的PMOS尺寸最好成比例，如果用5/1，那么第二级也用5/1，M设为一个合适的数
相应的下面的NMOS,第二级的NMOS尺寸设为和第一级NMOS负载一样的宽长比，M设为P比例的两倍，
这样在版图的匹配上比较好

jiangfire

其实看起来不难啊

电路被连接成了单位增益放大器的样子
负端用个10G电阻接到输出，那个1f 电容很怪，但是其实没关系
正端接了一个DC=0的电压源接到0电位，这个就是问题

这样子等于是表示说，Vout = V+  ，输出要为0V才能稳定下来
那么当运放稳定下来，输出当然狐疑很接近0，那么结果就是地而记得输出管Vds很小，结果不饱和了

LZ在做AC 分析以前，该先扫描一下公模输入和输出范围，再决定怎么设置工作点的
而且用在bandgap里面的话，输入范围大概就是VBE了，其实也很好确定的

xiaobenyi

我觉得也是你的激励加的有问题，在同相输入端可以加 AC 1 DC 'VDD/2'
这样肯定能饱和

另外，仿真时的1g的电阻可以用电感代替，这样低频段比较准一点

abc_whatever

strange

zjnzhou

哈哈。。

小小xxl

呵呵，都悬赏啊！

huseahai

提醒一下，正输入端并没有和输出节点相连。。。

whocare123456

Your circuit is "an unit gain amplifier", because you connect the output Vout to the negtive input side (M1's Gate) of the input differential pair.
Therefore, the op-amp will do its best to force the output voltage Vout (voltage level on the drain of M6) to be same as input voltage (V2)
So, you can set the V2's dc voltage to be higher than M6's Vdsat, and then the M6 will enter saturation region from linear region.

cllf

学习。。。

zhongbo1127

呵呵  仿真增益的电路。
很多人说对了，你的共模输入电平有问题。一般应该是0.5vcc。共模电平时交流地，不是直流地。你这样子运放根本就没有工作在正常区域。不是放大区，而是子截至区。呵呵
基本概念的问题。