如何提高CMOS LNA的IIP3？哪些因素限制了IIP3，P1DB指标？

nero007 · 发表于 2008-7-13 12:11:51

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家谈谈看法

intercon · 发表于 2008-7-13 15:27:25

可以尝试增加过驱动电压，但是对于源简并结构的LNA，由于牵涉到反馈，可能效果不明显，可以同时调整输入匹配网络

suneyeslee · 发表于 2008-7-16 19:47:32

加大电源电压解决voltage headroom的问题，改变Load, e.g.变resistor为LC tank，加degenerative的inductor，还有就是补偿寄生电容的feedback和leakage啦，最简单的就是shunt一个inductor吧它们谐振掉。
方法很多，要视具体电路而定，这么笼统的说不清啊。

suneyeslee · 发表于 2008-7-16 19:52:20

斑竹，这些“google提供的广告”能不能不要放在帖子里，弄得到处都是？太annoying了。
都集中在页面上下不行吗？

intercon · 发表于 2008-7-16 23:34:30

"补偿寄生电容的feedback和leakage啦，最简单的就是shunt一个inductor吧它们谐振掉"

楼上的兄弟能详细指点一下吗？

suneyeslee · 发表于 2008-7-17 06:46:21

低频设计的话就不必这么麻烦了，在razavi最新的60GHz LNA paper里有这个的详细描述，你可以看看，参考下。
他是用quarter line终端接个capacitor来实现inductance谐振掉paracitic capacitance，同时又作为DC bias，比较巧妙。
不过个人认为还是有点问题，你可以看看讨论一下啦。

另外，我不是“兄弟”是“姐妹”啦。

Rainleo · 发表于 2008-7-17 07:45:33

众所周知，IIP3是由于MOS管IV的非线性引起的。我们知道MOS管的gm不是跟vgs简单的正比关系，而是存在非线性特性。如果用Taylor级数展开，gm可以表示为：gm=gm0+gm1*vov+gm2*vov^2+gm3*vov^3+gm4*vov^4+...
其中，vov=vgs-vt，而我们都知道造成IP3的主因是gm3，如果gm3为0，理论上说，你的就会有无穷大的IP3。
有趣的是，gm3的大小，跟MOS管的偏置电压有关，当偏置电压到某个值时，gm3会变得很小，于是有人做个LNA就是想法用个反馈环把LNA的偏压锁定在这个电压附近。但这并不是一个完美的解决方案，因为上面提到的这个偏压往往很低，出现在了MOS管的阈值电压附近。所以，有人有想了一个办法，就是在LNA傍边，再加放一个MOS管，用一定的偏压，使之产生的gm3恰好可以抵消LNA里面的MOS管的gm3。于是这种方法广泛地出现在了需要高度线性的LNA的系统里，比如WCDMA的手机。
呵呵，说得可能太理论了，太快了，但是这个方法确是实现高线性度LNA的最重要的方法之一。

nero007 · 发表于 2008-7-20 11:02:57

这种方法我试过了，可以达到+15dbm的IIP3，但是这种方法用在产品上风险太大。
因为随PVT变化太大。

ichiomi · 发表于 2008-9-28 02:43:34

gain and IIP3 are not

mmic1978 · 发表于 2009-6-30 11:51:26

可以 over design 你的管子，使得功率容量更大些来提高 IIP3

feedback 的方法是通过降低增益牺牲点噪声来达到提高 IIP3和带宽的

比较好的可能就是 replica bias 嵌位偏置在管子最佳状态，还可以抵抗VDD的变化和提高PSRR

如何提高CMOS LNA的IIP3？哪些因素限制了IIP3，P1DB指标？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2