在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: du139123456789

谁能给个用vhdl或者verilog写的关于浮点数运算的例子啊

[复制链接]
发表于 2010-5-28 17:50:13 | 显示全部楼层
谁是强大的高速手
发表于 2010-5-28 18:27:12 | 显示全部楼层
浮点输入法要详细讲下啊
发表于 2010-6-10 22:24:18 | 显示全部楼层
我做过two-path的浮点加单元
挺复杂的
主要文献参考的Flynn的高效浮点加法设计。
发表于 2010-6-10 22:26:25 | 显示全部楼层
当然,离不开IEEE754标准
发表于 2010-6-11 09:57:03 | 显示全部楼层
谁能给个用vhdl或者verilog写的关于浮点数运算的例子啊
发表于 2011-5-7 14:09:17 | 显示全部楼层
回复 24# wswss11986


    能给个实例吗,急需
发表于 2011-5-7 14:27:02 | 显示全部楼层
浮点加减运算可以,乘除好像很难
发表于 2011-5-18 10:04:11 | 显示全部楼层
我也学习一下
发表于 2011-10-9 16:24:07 | 显示全部楼层
有浮点数除法的吗?要源码
发表于 2011-10-11 10:34:54 | 显示全部楼层
I don't know .............., but you can try opensource
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:54 , Processed in 0.019605 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表