谁能给个用vhdl或者verilog写的关于浮点数运算的例子啊

zhouxw1111 · 发表于 2008-8-5 11:16:37

ix，iy为输入浮点数，即乘数和被乘数。

yubin1984 · 发表于 2008-8-13 00:50:38

貌似比较粗糙啊。。

yangyugang · 发表于 2008-8-13 22:54:33

可以到有的网站上去看，那里有浮点运算器的核，我记不得是opencore 还是 fpga.com.cn了

yangyugang · 发表于 2008-8-13 22:55:53

其实如果你只是自己要在设计中实现一个简单的浮点运算，以实现较大的动态范围，还是比较简单的。

yangyugang · 发表于 2008-8-13 22:57:20

用2的幂次来做尾数

yangyugang · 发表于 2008-8-13 22:59:32

做加减的时候，先把尾数定标成相同，(底数作移位操作)

yangyugang · 发表于 2008-8-13 23:00:56

定标完成后底数正常加减

yangyugang · 发表于 2008-8-13 23:02:26

做乘除时，底数正常乘除，尾数加减

yangyugang · 发表于 2008-8-13 23:03:39

不好意思，赚点下载钱，一句话掰成几句话说了。
兄弟们见谅哈。。。

拉风的猪 · 发表于 2010-5-28 16:09:32

谢谢LZ

浮点数